Đồ án Thiết kế mạch logic
ĐỒ ÁN:
THIẾT KẾ MẠCH LOGIC
Lời nói đầu
Trong những năm gần đây ,cùng với sự phát triển ngày càng mạnh mẻ của công
nghệ vi điện tử,con người ngày càng thâm
nhập sâu hơn về mọi lỉnh vực,đặc biệt là trong lỉnh vực đIện tử,tin học.Đời sống
của con người càng ngày càng phát triển,nhu cầu của con người ngày càng
cao.Nhằm góp phần vào sự phát triển chung đó,chúng em,những người sinh viên
khoa Điện Tử Viển Thông luôn mong muốn làm một cáI gì đó,trước hết là xem
mình có thể làm được những gì sau nữa là học hỏi thêm trong quá trình thực hành
thực tế để rồi sau này hy vọng mình sẻ góp được 1 phần nhỏ bé vào xây dựng đất
nước được giàu đẹp hơn.
Do trình độ còn có hạn,bài thiết kế còn có nhiều sai sót, nhiều phương án chưa tối
ưu,mong nhận được những ý kiến đóng góp của các bạn,của các thầy,các cô.
Trong đồ án này trình bày một mạch đồng hồ đơn giản,có khả năng báo thức và hẹn
giờ,cứ 30 phút lại đưa ra 1 tiếng kêu và sau 60 phút lại đưa ra 2 tiếng kêu với thời
gian mổi lần là 1 sec.Thời gian đặt giờ báo thức là 1 phút.
Chương 1:Cơ sở lý thuyết để thực hiện
Để thực hiện được chức năng như trên ta có thể dùng nhiều phương pháp.Ta có
thể dùng vi xử lý để thiết kế với đầy đủ chức năng hơn,ví dụ như thêm giờ ngày
,tháng,có sự điều chỉnh linh hoạt hơn.Ta củng có thể chỉ dùng duy nhất 1 số IC
đơn giản phổ biến để thiết kế 1 đồng hồ thoả mãn chức năng trên.
Nếu thiết kế dùng VXL thì sơ đồ khối có dạng:
Các IC được dùng trong thiết kế này gồm có:
-Chíp VXL:8088
- hổ trợ lập trình:8255A
-IC định thời:8254
Và một số các IC như:Đệm địa chỉ(Addres Buufer):74LS 244
Đệm dử liệu(Data buffer):74LS245
Vấn đề cơ bản khi thiết kế bằng VXL dó là IC định thời :IC 8254
Sơ đồ khối của nó có dạng:
Đệm
Bus
dữ
Bộ
đếm
0
D0-D7
CPU
Clock0
RD
Logic
WR
điều
Bộ
RD
WR
Gatek0
Out0
Bộ
đếm
2
Thanh
ghi
từ điều
Clock1
Gate1
Out1
Clock2
Gate2
CS
IC này có 3 bộ đếm ngược 16 bit,chỉ cần dùng 3 bộ đếm của IC này ta có thể đếm
được :giây,phút ,giờ,ngày ,tháng, năm.
Bằng phần mềm ta có thể điều chỉnh để có được giây,phút giờ,ngày ,tháng, năm và
báo thức một cách uyển chuyển.
Ban đầu ta thiết lập cho 8254 chế độ hoạt động là chế độ 2,ban đầu ta nạp vào cho
8254 ở bộ đếm 0:3600
Bộ đếm 1:24*365(24 giờ*365 ngày)
Bộ đếm 2:9999(số năm lớn nhất cho bộ đếm)
3 bộ đếm này được mắc nối tiếp với nhau,để hiển thị được giờ phút ta đọc bộ đếm
0,xử lý bằng phần mềm để hiển thị giây ,phút
Do được mắc nối tiếp nên khi bộ đếm 0 đếm dược 3600 xung thì bộ đếm 1 mới
nhảy được 1 xung và khi bộ đếm 1 đếm được 24*365 xung thì sẻ đưa ra 1 xung để
kích bộ đếm 2 nhảy lên 1 xung.
Tuy nhiên với yêu cầu bài toán như trên thì như đả nói ta chỉ cần dùng các IC đơn
giản phổ biến là đả có thể làm được.
I/Sơ đồ khối của hệ thống:
Hiển
Điều
Switch
Bộ đếm
Giãi
K1
K2
Giãi
mã
Clock_1HZ
K3
Bộ đếm
So
Tạo
Cách thức hoạt động:Bình thường chuyển mạch ở vị trí 1.
Lúc này khối sẻ hiển thị :Giờ _Phút _Giây.
Khi muốn đặt giờ báo thức:
+Từ khối điều khiển sẻ đưa ra chi thị (Bấm) làm chuyển mạch được đóng ơ vị trí 2.
+Từ nguồn xung clock 1HZ ta sử dụng các khoá K1,K2 đẻ đặt thời gian cần báo
thức.Trong đó ta dùng :
K1:Đặt giờ báo thức
K2:Đặt phút báo thức
+Từ bộ đếm thông qua bộ giãI mã,bộ hiển thị sử dụng các đèn chỉ thị Led 7 thanh
sẻ hiển thị Giờ _Phút _Giây cho tới thời gian cần báo thức.
Sau khi đặt giờ báo thức chuyển mạch lại được đưa về vị trí 1 để hiển thị Giờ _Phút
_Giây bình thường.
Thời gian cần báo thức được so sánh với thời gian thực của đồng hồ thông qua khối
so sánh.Khi chưa đến thời gian cần báo thức thì khối so sánh chưa có đáp ứng
nào.Đến khi đúng thời gian cần báo thức thì khối so sánh sẻ đưa ra một xung có =1
phút.Xung này đưa tới điều khiển bộ tạo dao động đa hài làm cho mạch tạo âm
hoạt động.Thông qua loa sẻ phát ra âm thanh kéo dài trong 1 phút.Trong trường hợp
ta muốn cắt âm thanh báo thức trước thời gian qui định thì ta ngắt khoá K3.
II/Phân tích các khối .
1.Khôí điều khiển:
Ơ đây ta sư dụng 1 chuyển mạch (Công tắc) 2 trạng thái đóng mở
Vcc
2
1
K4
-Bình thường thì công tắc này ơ vị trí 1.
2
Lúc này:
E1=L;E2=H
-Khi đặt thời gian cần báo thức công tắc này chuyển về vị trí 2.Lúc này:
E1=H;E2=L
để hiển thị thời gian cần đặt.Sau khi đặt công tắc cần được chuyển về vi trí 1 để
hiển thị Giờ_Phút _Giây.
2.Khối đồng hồ:
Ơ đây ta thiết kế 1 đồng hồ báo thức 24 giờ.Do đó ta cần có:
- 1bộ đếm 24.
-2 bộ đếm 60
Để thiết kế bộ đếm 24 ta nối ghép 2 bộ đếm 3 và bộ đếm 10.Sau đó sử dụng các
mạch logic để khử 6 trạng thái thừa.
Để thiết kế bộ đếm 60 ta nối ghép 2 bộ đếm 6 và bộ đếm 10
*THIếT Kế Bộ ĐếM 3:
Bộ đếm 3 gồm có 3 trạng tháI :(0 1 2) do đó cần số triger là:N>log2 3,hay N=2
Dùng 2 con Triger ta lạI có thể mả hoá đến 22 trạng thái,do đó ta thiết kế bộ đếm
4,sau đo ta loạI bỏ đi 1 trạng thái thừa.
Sơ đồ bộ đếm cơ số 3:
Clo
Ta còn có thể thiết kế bộ đếm 3 kiểu đồng bộ như sau:
Clo
*Chu trình đếm : (Bảng trạng thái của bộ đếm)
Đếm B
A
Trạng thái
trong
bộđếm
tp
0
1
2
3
0
0
0
1
1
0
0
00
01
10
11
00
1
0
1
0
*Nguyên lý hoạt động:Có thể biểu diễn thông qua giãn đồ sóng:
1
2
3
4
Clo
ck
Qb
Qa
*Xây dựng sơ đồ bộ giãi mã bộ đếm:Kđ=3 LED 7thanh.
-Sơ đồ khối:
b
c
d
Giả
i
e
A
B
*Bảng chức năng:
T.thái A B a b c
đếm
d
1
e
f
g
0
0
0
0
1 1 1
1
1
1
2
0
1
1
0
0 1 1
0
1
0
1
0
0
0
1
1 1 0
Từ bảng chức năng ta thiết lập hàm ra:
a,b,c,d,e,f,g=F(A,B)
0
B
a
b
B
0
1
X
0
0
A
A
0
0
1
0 1
0 1
1
X
c B
A
0
0
1
d
A
B
1
0
1
0
1
1
1
1 1
X
X
A
e
g
f
B 0
1
1
X
0
1
1
A
0
1
1
0
0
1
B 0
1
1
A
0
1
X
*Từ bảng chân lý ta có các hệ hàm ra như sau:
a=d=e=A
b=1
c=B
f=A. B
g=B
*Sơ đồ logic bộ giải mã:
a
A
B
b
c
d
e
f
g
Trong thực tế bộ đếm 3 được thiết kế từ IC 7493 và bộ giải mã bằng IC SN 7447
được hiển thị bằng đèn 7 thanh KATHODE chung.
*THIếT Kế Bộ ĐếM CƠ Số 6:
Hoàn toàn tương tự ,để đếm từ 0 5 bộ đếm 6 phảI dùng n triger sao cho n thoa
mản:
N>=log26 do đó n=3,và số trạng tháI có thể có là 23=8,thừa 2 trạng thái.
Bảng đếm:
Đếm
TP
0
Đếm nhị phân
Trạng thái trong
của bộ đếm
A
B
0
0
1
1
0
0
1
0
C
0
1
0
1
0
1
0
0
0
0
0
0
1
1
1
0
0
0
0
0
1
1
1
0
0
0
1
1
0
0
1
0
0
1
0
1
0
1
0
0
1
2
3
4
5
6
0
Từ bảng trạng thái ta co sơ đồ nguyên lý:
Cloc
E
-Bộ đếm hoạt động bình thương thường cho đén xung thứ 6 (Đếm từ 0 đến 5) .Vì
triger J_K này hoạt động tích cực ở xườn âm của xung nhịp nên đến sườn sau xung
thứ 6 cả 2 đầu B,C đều có mức logic cao,qua cổng and đưa vào kích hoạt reset làm
trở lại trạng tháiđầu.
Nguyên lý hoạt động cí thể được mô tả bằng giản đồ sóng.
1
2 3
4 5 6 7
Clock
A
B
C
Bảng chức năng:
A
0
0
0
0
1
1
B
0
0
1
1
0
0
C
0
1
0
1
0
1
a
b
1
1
1
1
1
0
c
d
1
0
1
1
0
1
e
f
g
0
0
1
1
1
1
1
0
1
1
0
1
1
1
0
1
1
1
1
0
1
0
0
0
1
0
0
0
1
1
A
B
C
Sơ đồ khối:
b
c
a
e
f
Giải
mã
Sang
Ma
g
Từ bảng chức năng ta lập các hàm ra:a,b,c,d,e,f,g=F(A,B):
BC
a
00 01
10
11
A
0
1
a=A.C +AC +B
b
BC
1
1
1
10
01 11
00
A
0
1
1
x
x
c
A
BC
01 11 10
00
0
d
A
BC
01 10 11
00
0
b=A +B +C
1
1
1
1
1
x
1
x
c=A+B+C
1
1
1
1
1
1
x
x
d=a=AC+AC+B
1
1
x
1
x
1
e
00 01 11 10
BC
A
0
1
e=A.C
f BC
A
00
10 11
01
1
1
0
1
x
x
g
BC
A
00
10 11
01
0
1
f=A+B.C
1
1
1
x
x
g=A+B
1
x
1
x
1
1
*Vậy ta có hàm ra:
a=B+AC+A.C
b=A+B+C
c=A+B+C
d=a=B+AC+AC
e=A.C
f=A+B.C
g=A+B
a=
d
A
B
C
b
c
e
f
g
Thực tế bộ đếm 6 dùng IC SN7493,IC giải mã SN7448 và dùng đèn LED 7 thanh
để hiển thị.
*THIếT Kế Bộ ĐếM CƠ Số 10: (bộ ĐếM THậP PHÂN)
-Để đếm từ 0 9 ,tức là 10 trạng thái, phải dùng số triger là :N>=log210.Do đó
N=4.
4 triger có thể mã hoá được 24=16 trạng thái ra chỉ dùng 10 trạng tháiđầu .
Ta có bảng đếm:
Đếm
TP
0
Đếm nhị phân
Trạng thái trong của
bộ đếm
A
0
B
0
C
0
D
0
0
0
0
0
1
2
3
4
5
6
7
8
9
10
0
1
0
1
0
1
0
1
0
1
0
0
0
1
1
0
0
1
1
0
0
1
0
0
0
0
1
1
1
1
0
0
0
0
0
0
0
0
0
0
0
1
1
1
0
0
0
0
0
0
0
0
1
1
1
0
0
0
0
1
1
1
1
0
0
0
0
0
1
1
0
0
1
1
0
0
1
0
1
0
1
0
1
0
1
0
1
0
0
-Sơ đồ nguyên lý của bộ đếm thập phân:
E
Clo
ck
-Nguyên lý hoạt động:Đây là bộ đếm không đồng bộ,bộ đếm hoạt động bình thường
cho đến xung thứ 10(Đếm từ 0 đến 9).Đến sườn sau của xung thứ 10 qua mạch
AND đưa 1 xung vào các đầu reset và đưa bộ đếm trở về trạng thái
ban đầu.
Nguyên lý hoạt động của nó có thể mô tả bằng giản đồ sóng sau:
1
2
3
4
5
6
7
8
9
10
Clock
A
B
C
D
-Bộ giảI mã từ NBCD LED 7 thanh:
Bảng chức năng:
Đếm A
B
0
0
1
1
0
0
1
1
C
0
0
0
0
1
1
1
1
D
0
0
0
0
0
0
0
0
a
b
1
1
1
1
1
0
0
1
c
d
1
0
1
1
0
1
1
0
e
f
g
0
0
1
1
1
1
1
0
0
1
2
3
4
5
6
7
0
1
0
1
0
1
0
1
1
0
1
1
0
1
1
1
1
1
0
1
1
1
1
1
1
0
1
0
0
0
1
0
1
0
0
0
1
1
1
0
8
9
0
1
0
0
0
0
1
1
1
1
1
1
1
1
1
1
1
0
1
1
1
1
-Sơ đồ khối bộ giải mã:
a
A
B
C
b
Giải mả
Sang ma
trận 7
thanh
c
d
e
D
f
g
*)Căn cứ vào bảng chân lý có thể thiết lập hàm ra:
a,b,c,d,e,f,g=F(A,B,C,D)
-Vì dùng mã BCD để mã hoá các chử số thập phân chỉ sử dụng hết 10 tổ hợp mã
đầu tiên,do đó ta sử dụng 6 tổ hợp còn lại để thực hiện tối thiểu hoá.
-Ta nhận thấy :từ bảng chân lý thì các khe sáng nhiều hơn khe tối.Do đó nếu viết
hàm ra cho các khe sáng thì phức tạp hơn so với việc viết hàm ra cho các khe
tối.Vởy ta thiết lập hàn ra cho các khe tối là các hàm đảo.
a ,b ,c , d, e, f, g=F(A,B,C,D)
a
DC
BA
00 01 11 10
00
01
11
10
a=A.B.C.D+A.B.C
0
BA
0
b
DC
00 01 11 10
00
01
11
b=A.B.C+C.B.A=C(A B)
x
x
x
x
x
0
x
x
x
10
0
x
x
x
x
BA
c
DC
00 01 11 10
00
01
11
c=ABC
10
0
x
x
x
x
x
x
BA
d
DC
00 01 11 10
00
01
11
10
d=A.B.C.D+A.B.C+ABC
0
0
0
BA
e
DC
00 01 11 10
x
x
x
x
00
01
e=A+BC
x
0
x
11
10
0
0
x
0
0
x
0
x
x
x
x
BA
f
DC
00 01 11 10
00
01
f =A.D.C +AB +BC
11
10
0
x
0
0
x
0
x
x
x
x
BA
g
00 01 11 10
DC
00
01
g=B .C .D +ABC
11
10
0
x
0
x
0
x
x
x
x
-Vậy ta có hàm ra:
a=A.B.C.D+A.B.C
Tải về để xem bản đầy đủ
64 trang
21/03/2025
190
Bạn đang xem 30 trang mẫu của tài liệu "Đồ án Thiết kế mạch logic", để tải tài liệu gốc về máy hãy click vào nút Download ở trên.
File đính kèm:
- do_an_thiet_ke_mach_logic.pdf
