Báo cáo Nghiên cứu ứng dụng và phát triển công nghệ tự động thiết kế để chế tạo các chip thông minh cho đo lường và điều khiển

BKH & CN  
Vin CNTT  
VIN KHOA HC VÀ CÔNG NGHVIT NAM  
VIN CÔNG NGHTHÔNG TIN  
18 Hoàng Quc Vit, Hà Ni  
BÁO CÁO TNG KT KHOA HC VÀ KTHUT  
ĐỀ TÀI KC.03.20  
“Nghiên cu ng dng và phát trin công nghtự  
động thiết kế để chế to các chip thông minh cho  
đo lường và điu khin”  
Chnhim đề tài: KS. Phan Minh Tân  
5868  
08/6/2006  
Hà Ni, 12-2005  
Bn quyn 2005 thuc Vin Công nghthông tin  
1
VIN KHOA HC VÀ CÔNG NGHVIT NAM  
VIN CÔNG NGHTHÔNG TIN  
18 Hoàng Quc Vit, Hà Ni  
BÁO CÁO TNG KT KHOA HC VÀ KTHUT  
ĐỀ TÀI KC.03.20  
“Nghiên cu ng dng và phát trin công nghtự  
động thiết kế để chế to các chip thông minh cho  
đo lường và điu khin”  
Chnhim đề tài: KS. Phan Minh Tân  
Hà Ni, 12-2005  
Bn quyn 2005 thuc Vin Công nghthông tin  
2
Danh sách nhng người thc hin chính  
Chnhim đề tài  
A
1
KS. Phan Minh Tân  
Vin Công nghThông tin  
B
2
3
4
5
6
7
8
9
Cán btham gia nghiên cu  
PGS. TSKH Phm Thượng Cát  
ThS. Trn Vit Phong  
Vin Công nghThông tin  
Vin Công nghthông tin  
ThS. Phm Ngc Minh  
KS. Bùi ThThanh Quyên  
KS. Phan Cao Hip  
Vin Công nghThông tin  
Vin Công nghThông tin  
Công ty Đin tBình Hoà  
KS. Nguyn Đức Thng  
TS. Nguyn Ngc Khoa  
ThS. Vũ Sĩ Thng  
Vin Công nghThông tin  
Vin kthut Phòng không không quân  
Vin Công nghThông tin  
Vin Công nghThông tin  
Vin kthut Phòng không không quân  
10 KS. Chu Ngc Liêm  
11 KS. Nguyn Văn Hà  
3
BÀI TÓM TT  
Đề tài KC03.20 “Nghiên cu ng dng và phát trin công nghtự  
động thiết kế để chế to các chip thông minh cho đo lường và điu khin”  
nhm mc đích ng dng và phát trin công nghto chip thông minh bao  
gm la chn các công nghphù hp, tiến hành nghiên cu làm ch, phát  
trin các phương pháp khoa hc và ng dng vào các sn phm đo và điu  
khin có sc cnh tranh cao thay thế nhp ngai. Ngoài ra đề tài còn nhm  
vào mc tiêu qung bá, đào to và chuyn giao công nghthiết kế để to các  
chip đo lường và điu khin thông minh ti Vit nam.  
Xut phát tcác mc tiêu nêu trên đề tài đã tiến hành các nghiên cu  
tng quan, thu thp thông tin và dliu tnhiu ngun (internet, hi ngh, hi  
tho, các báo cáo thng kê ...) để la chn được công nghphù hp. Tnhu  
cu thc tế ca sn xut và đời sng nước ta hin nay đề tài la chn các sn  
phm có yêu cu slượng ln để trin khai các nghiên cu phát trin các chip  
mi đáp ng các chtiêu kinh tế kthut cho các nhu cu đó. Đề tài đã tiến  
hành các nghiên cu tài liu, mu mã nước ngoài kết hp vi ci tiến mrng  
chc năng, tìm tòi sáng to để phát trin được sn phm phù hp vi hoàn  
cnh Vit nam có cht lượng và giá ccnh tranh. Đề tài sdng các công cụ  
và phn mm thiết kế mnh htrphát trin để có thrút ngn thi gian phát  
trin thnghim và tp trung được sc lc và trí tucho sáng to.  
Phương pháp nghiên cu bao gm nghiên cu nguyên lý hot động ca  
sn phm và các phương pháp xlý. Thiết kế hthng bao gm thiết kế hệ  
thng phn cng, hthng phn mm, kết cu cơ khí và quy trình chế to sn  
phm mu. Trong bước này sdng các chương trình CAD để thiết kế. Các  
công nghcao to chip mi như công nghto chip PSoC, công nghFPGA,  
mng nhúng và lp trình thi gian thc đã được các cán bnghiên cu ca đề  
tài đi sâu tìm hiu và làm ch. Các sn phm mu được thnghim hiu  
chnh trong phòng thí nghim và được mang đi thnghim, đánh giá cht  
lượng ti các Hi đồng khoa hc , cơ quan kim chun Nhà nước. Các kết quả  
nghiên cu được thường xuyên tho lun các seminar và công bố ở các hi  
nghkhoa hc trong và ngoài nước. Mt ssn phm được áp dng vào thc  
tin qua các hp đồng kinh tế.  
Các kết quchính đề tài đã đạt được bao gm:  
Công b9 công trình nghiên cu ti các tp chí và hi nghquc  
gia  
Nghiên cu thiết kế và chế to các sn phm mi bao gm:  
- Chip mi cho hthng điu khin máy lnh DKML-1 và RM-1  
- Chip mi cho hthng kim sóat xâm thc (Access Control)  
dùng thRFID: PROX1 và PROX1.1  
- Chip mi cho các module PC/104 có khnăng tái cu hình  
- Bo điu khin máy lnh sdng chip DKML-1  
- BRemote controller sdng chip RM-1  
4
- Hthng kim sóat xâm thc AC-200 dùng thnhn dng không  
dây RFID  
- Máy chm công WT1000 dùng thnhn dng không dây RFID  
đầu cp phát thRFID  
- Module thu thp dliu đa năng DAS PC/104 có khnăng tái  
cu hình  
- Module lc α-β PC/104 có khnăng tái cu hình  
- Thư vin chương trình mu vthiết kế chip đo và điu khin  
thông minh sdng công nghPSoC  
- Đào to nhiu cán bnghiên cu tiếp nhn công nghto chip  
PSoC và nhiu sinh viên làm đồ án tt nghip.  
Đề tài đã hoàn thành các sn phm theo đúng các yêu cu ca Hp đồng  
ký kết vi Ban chnhim chương trình Tự Động Hóa KC-03 và Bộ  
Khoa hc và Công ngh. Các đim ni bt ca đề tài có thtóm tt như  
sau:  
- Đề tài đã duy trì được truyn thng ca Vin CNTT luôn đi tt, đón  
đầu và đưa công nghmi trong lĩnh vc đo lường và điu khin vào  
Vit Nam: giai đon 1991-1995- Công nghPLC; giai đon 1996-  
2000- Công nghPC/104 và hin nay 2001-2005- Công nghto chip  
PSoC. Mt ssn phm ca đề tài đã to các du n như:  
. Hthng kim sóat xâm thc AC-200 dùng thRFID đã đọat  
cúp vàng Techmart2005 và gii thưởng CNTT 2005 qucu vàng.  
Các sn phm dùng thRFID ca đề tài AC-200 và WT1000 đã được  
nhiu công ty trong nước xin nhn làm đại lý phân phi khi được chế  
to hàng lat thay cho mt ssn phm hin vn phi nhp ngai.  
. Sn phm module thu thp dliu đa năng DAS PC/104 là  
module thu thp dliu PC/104 đầu tiên trên thế gii có khnăng tái  
cu hình.  
Đây là kết quchng tkhnăng nghiên cu và phát trin các  
sn phm công nghcao ca các cán btham gia đề tài.  
- Trong các sn phm ca đề tài đều cha đựng các ý tưởng và gii  
pháp mi được kết hp vi công nghcao to ra các sn phm có  
hàm lượng cht xám giá trgia tăng ca mình.  
- Trong quá trình trin khai, đề tài đã không ngng qung bá các gii  
pháp và công ngháp dng ca mình qua các seminar, hi ngh, tp  
chí to nên mt địa chtin cy cho các đồng nghip tiếp cn các thông  
tin và công nghmi.  
- Đề tài đã ký được 3 hp đồng trgiá 220 triu và có nhiu khnăng  
hp tác đưa công nghto chip thông minh PSoC vào các sn phm  
mi khác ca Vit nam.  
5
MC LC  
1
3
- Trang nhan đề  
- Danh sách các cán btham gia đề tài  
- Bài tóm tt  
4
6
- Mc lc  
8
PHN CHÍNH BÁO CÁO  
8
1. Li mở đầu  
12  
12  
17  
19  
19  
20  
20  
2. Ni dung chính ca báo cáo  
2.1. Tng quan tình hình nghiên cu ngoài nước và trong nước  
2.2. La chn đối tượng nghiên cu  
2.3. Nhng ni dung đã thc hin  
2.3.1. Nghiên cu lý thuyết  
2.3.2. Nghiên cu thiết kế và chế to các sn phm mi  
2.3.2.1. Nghiên cu thiết kế và chế to hthng điu khin  
máy lnh  
a. Chip DKML-1  
20  
22  
b. Bo điu khin máy lnh 2 cc 12000 BTU và 18000  
BTU  
c. Phn mm  
24  
36  
42  
d. Thiết kế chế to bộ điu khin xa hng ngoi  
2.3.2.2. Hthng kim sóat xâm thc (Access Control) sử  
dng thnhn dng không dây RFID  
a. Chip PROX-1  
43  
45  
51  
58  
59  
60  
b. Bộ điu khin AC-200-C dùng thRFID  
c. Chương trình Qun lý mã thtrên PC AC200_SW  
d. Hthng chm công sdng thRFID  
e. Hthng cp phát thRFID  
2.3.2.3. Module thu thp dliu đa năng PC/104 có khả  
năng tái cu hình  
6
a. Cơ slý thuyết và nguyên lý thiết kế, chế to  
b. Các cu hình có thla chn  
61  
64  
71  
72  
2.3.2.4. Module lc α-β PC/104 có khnăng tái cu hình  
a. Thiết kế Module lc α-β PC/104 có khnăng tái cu  
hình  
b. Các cu hình có thla chn  
75  
82  
2.3.3. Thư vin chương trình mu vthiết kế chip đo và điu  
khin thông minh sdng công nghPSoC  
2.4. Đánh giá kết quthu được  
94  
95  
96  
3. Kết lun và kiến nghị  
4. Li cm ơn  
7
PHN CHÍNH BÁO CÁO  
1. LI MỞ ĐẦU  
Đề tài KC03.20 “Nghiên cu ng dng và phát trin công nghtự  
động thiết kế để chế to các chip thông minh cho đo lường và điu khin”  
thuc chương trình cp Nhà nước “Nghiên cu khoa hc và phát trin công  
nghTự động hóa ” KC-03 do KS. Phan Minh Tân và Vin Công nghthông  
tin thuc Vin Khoa hc và Công nghVit Nam làm cơ quan chtrì Đề tài  
được thc hin trong vòng 24 tháng, ttháng 1/2004 đến tháng 12/2005. Mc  
tiêu ca đề tài nhm ng dng và phát trin công nghchế to chip thông  
minh cho lĩnh vc đo lường và điu khin Vit Nam bao gm la chn các  
công nghphù hp, tiến hành nghiên cu làm ch, phát trin các phương  
pháp khoa hc và ng dng công nghto chip thông minh vào các sn phm  
đo và điu khin có sc cnh tranh cao thay thế nhp ngai. Ngoài ra đề tài  
còn nhm vào mc tiêu qung bá, đào to và chuyn giao công nghthiết kế  
để to các chip đo lường và điu khin thông minh ti Vit nam.  
Ni dung nghiên cu ca đề tài bao gm:  
1. Nghiên cu làm chcông nghPSoC (Programmable System on chip) và  
các công cphn cng và phn mm cho phát trin chip thông minh trên  
cơ scác chip PSoC trng bao gm:  
Hchương trình tự động thiết kế chip PSoC Designer 4.2  
Công cmô phng trên mch ICE (In Circuit Emulation)  
Các công ctìm li (Debugger)  
Ngôn nglp trình Assembler và C ca PSoC  
Các module ng dng (user module) và các IP (Intellectual Properties)  
cho thiết kế các chip đo và điu khin.  
2. Thiết kế và chế to:  
- Chip điu khin máy lnh  
- Bo điu khin máy lnh sdng chip thiết kế  
- Chip cho bộ điu khin xa hng ngoi máy lnh  
- Bộ điu khin xa hng ngoi cho máy lnh  
Và sdng các sn phm trên cho lp ráp máy lnh 9-12000BTU,  
18000BTU.  
3. Nghiên cu thiết kế chip cho đầu đọc và nhn dng thtiếp cn RFID 125  
KHz và phát trin hthng tự động mca và kim soát vào ra cơ quan  
dùng thtiếp cn gm:  
- 2 đầu đọc thẻ  
- 1 bộ điu khin cng và phi ghép PC  
- 1 chương trình kim soát và qun lý nhân sra vào cng chy trên PC  
4. Xây dng thư vin module chương trình mu cho thiết kế các chip phc vụ  
cho đo lường và điu khin theo công nghPSoC.  
5. Nghiên cu thiết kế và chế to card thu thp dliu PC/104 có khnăng tái  
8
cu hình (Reconfigurable PC/104 Data Acquisition Card) vi các đặc tính  
sau:  
Format theo chun PC/104  
Có khnăng tchn các ngoi vi ADC, DAC, Di, Do, Timer và truyn  
dliu  
Có khnăng tái cu hình (Reconfigurable)  
Kết hp công nghFPGA vi công nghPSoC  
Danh mc các sn phm khoa hc công nghcn đạt ca đề tài KC.03.20  
TT TÊN SN PHM  
SỐ  
LƯỢN  
G
CHTIÊU KINH T- KỸ  
THUT  
GHI  
CHÚ  
1. Các công trình, bài  
báo  
6
Đưa ra được các phương pháp,  
thut toán xlý, nguyên lý có  
tính ci tiến, sáng to vmt  
hc thut. Các công trình được  
nhn đăng ti các tp chí, hi  
nghkhoa hc  
2. Thư vin chương  
trình mu cho thiết  
kế các chip thông  
minh theo công nghệ  
PsoC  
1
Bchương trình thư vin vi  
tài liu hướng dn sdng  
3. Chip DKML-1  
20  
- CPU 24 MHz, 8 bits, 16k  
FLASH  
- ADC  
- FLASH  
- DAC PWM  
- Phi ghép IrDA  
- Digital I/O  
- Blc tn sthp  
- Chương trình điu khin máy  
lnh và hi thoi vi remote  
các chế độ  
4. Chip Remote RM-1  
20  
- CPU 24Mhz, 8K FLASH  
- Bphi ghép LCD  
- Bphi ghép IrDA  
- Chương trình điu khin cho  
máy lnh tương thích vi chip  
DKML-1  
- Bphi ghép phím n  
- Chế độ Wake-up  
9
5. Bo điu khin máy  
lnh sdng chip  
DKML-1  
2
2
Thay thế bo điu khin máy  
lnh VBH-12L/VBH-12N hin  
đang phi nhp ngoi trong dây  
chuyn sn xut ca Công ty  
Đin tBình hoà  
Thay thế bộ điu khin xa cho  
máy lnh VBH-12L/VBH-12N  
đang phi nhp ngoi trong dây  
chuyn sn xut ca Công ty  
Đin tBình hoà  
6. Bộ điu khin txa  
cho máy lnh sử  
dng chip RM-1  
7. Chip đọc thPROX-  
1 (Radio Frequency)  
đọc các thkhông  
tiếp xúc  
20  
- Tn smang vô tuyến  
125kHz  
- Biến điu FSK  
- Chun ISO-PROX  
- CPU  
- FLASH  
Mch phi ghép ni tiếp UART  
- Đầu đọc thProximity dùng  
chip PROX - 1  
- Bộ điu khin đóng mca  
tự động và kết ni PC  
- Chương trình qun lý kim  
soát lưu trvà báo cáo chy  
trên PC/Windows theo ngôn  
ngVit Nam  
8. Hthng kim soát  
xâm thc tự động  
mcng sdng  
chip đọc thPROX-  
1
1
9. Module DAS -  
PC/104 Có khnăng  
tái cu hình  
1
- Công nghFPGA và PSoC  
- Cho phép la chn  
ADC 8-14 BITS  
DAC 8-10 BITS  
TIMER 8-24 BITS  
COUNTER 8-24 BITS  
DIO 8-16 KÊNH  
Truyn thông UART, 12C,  
SPI, RS232  
- Có khnăng tái cu hình  
10  
Kinh phí thc hin đề tài  
Tng kinh phí ngân sách Nhà nước cp cho đề tài là 1.600 triu đồng  
Trong đó:  
1. Thuê khoán chuyên môn:  
2. Nguyên vt liu, năng lượng:  
3. Thiết bmáy móc:  
600 triu đồng  
389 triu đồng  
361 triu đồng  
15 triu đồng  
235 triu đồng  
4. Xây dng, sa cha nh:  
5. Chi khác:  
11  
2. NI DUNG CHÍNH CA BÁO CÁO  
2.1. Tình hình nghiên cu ngoài nước và trong nước  
Ngoài nước:  
Công nghtự động thiết kế để chế to các chip đã có bdày hơn 15 năm  
phát trin và hin đang quy tvào mt scông nghni tri là ASIC  
(Application Specific Integrated Circuit), FPGA (Field Programmable Gate  
Array) và CSoC (Configurable System on Chip). Các công nghnày liên quan  
mt thiết vi nhau và phát trin có tính tha kế các ưu đim, khc phc nhược  
đim ca nhau. Sau đây là tóm tt các tính cht ni tri và hn chế ca tng  
công ngh.  
I. Vcông nghASIC  
Các chip được to ra tcông nghASIC có thcó hàng triu bóng bán dn  
và chi phí cho thiết kế thnghim chip mi rt đắt. Tuy nhiên khi sn xut lot  
ln thì giá thành mi chip thành phm có thxung thp ti mt vài đô la.  
Trong mt số ứng dng slượng ln (như trò chơi đin t) ASIC có thlà gii  
pháp hiu qu, tuy nhiên hin ti công nghASIC có nhng hn chế sau:  
- Phương pháp thiết kế mch ASIC hin nay da chyếu vào các ngôn  
ngHDL (Hardware Description Languages) là các ngôn ngmô tcác  
chc năng phn cng ca chip mc tru tượng cao. Tiếp đến cn mt  
công cphn mm dch thiết kế định dng HDL sang các phương trình  
logic (Borlean logic equations) và ánh xcác phương trình logic này  
thành thp các cng logic và bnh(Gate-level representation). Các  
ngôn ngHDL là ngôn ngtt cho mô tchc năng phn cng, tuy  
nhiên chúng li không hiu qucho mô tcác thut toán. Do vy người  
thiết kế rt khó khăn trong vic đưa các thut xlý phc tp, know-how  
vào chip ASIC. Mt khi chip ASIC đã được to dng, các thut xđã  
được cng hoá thì vic thay đổi sa cha nhcũng rt tn kém thi gian  
và chi phí. Thi gian cho hoàn thin thiết kế mt chip ASIC thường rt  
lâu và nhiu khi không theo kp vi sự đòi hi nâng cp chc năng sử  
dng ca sn phm. Mt khác do mi chc năng, thut toán xđều  
phi được cng hoá các chip ASIC dn đến đòi hi tiêu tn slượng  
ln transitor và năng lượng trong khi thc tế thông thường chúng chcn  
hot động trong mt sthi đim nht định. Điu này dn đến slãng phí  
các ngun tài nguyên trong chip ASIC.  
II. Vcông nghFPGA (Field Programmable Gate Array)  
FPGA là các chip thuc hlp trình logic để to ra các chip s(digital IC).  
Vi FPGA ta có thto ra các chips có khnăng xlý các chc năng logic tuỳ  
ý. Hin ti trong hlp trình logic có các loi chính sau:  
- SPLD (Simple Programmable Logic Devices)  
- CPLD (Complex Programmable logic Devices)  
- FPGA (Field Programmable Gate Array)  
12  
SPLD là các chip lp trình logic loi nhcó khnăng thay thế vài IC loi  
TTL 74xx. Thông thường có 4 đến 22 macro cells (mi macrocell thông thường  
gm mt vài chc năng thp logic vi mt bnhflip-flop). Mt macrocell  
có thcó nhiu input nhưng vi chc năng logic hn chế. Các loi SPLD quen  
thuc là PAL (Programmable Array Logic ca hãng Vantis), GAL (Generic  
Array Logic ca hãng Lattice), PLA (Programmable Logic Array) và PLD  
(Programmable logic Device).  
CPLD có cu trúc như SPLD nhưng có khnăng tích hp ln hơn.  
Thông thường CPLD bao gm t2 đến 64 mch SPLD, có thàng chc đến  
hàng trăm macrocells. Thông thường mt nhóm t4 đến 16 macrocells được  
kết ni to thành các khi chc năng trong CPLD. Các khi chc năng này  
được kết ni vi nhau qua mt ma trn kết ni có khnăng lp trình. Các CPLD  
quen thuc bao gm EPLD (Erable Programmable Logic Devices), EEPLD  
(Electrically Erable Programmable Logic Device), MAX (Multiple Array  
Matrix ca Altera)  
FPGA là các chips có khnăng tích hp ln nht so vi SPLD và CPLD.  
Mt chip FPGA gm các khi logic (Logic blocks) được bao bc bi các khi  
vào ra có khnăng lp trình (Programmable I/O blocks) và các đường kết ni  
có khnăng lp trình (Programmable interconnect). Mt chip FPGA có thcó  
t64 đến hàng chc ngàn khi logic và slượng bnhflip-flops còn ln hơn.  
Các FPGA được chia ra làm hai nhóm chính là loi ht ln (coarse-grained) và  
loi ht nh(fine-grained). Loi FPGA ht ln gm các khi logic ln, kích cỡ  
khi logic ln này thường có nhiu bng look-up và flip-flops. Loi FPGA ht  
nhthường gm mt lượng ln khi logic nh. Kích cca khi logic nhỏ  
thường mt vài cng logic 2 đầu vào và mt flip-flop.  
Vi các cu trúc nêu trên các FPGA không có khnăng xlý các tín hiu  
tương thoc tín hiu RF (Radio Frequency).  
Phn ln các FPGA được lp trình và đặt cu hình trên RAM tĩnh. Cu  
hình này xác định chc năng hot động ca các khi logic, khi vào ra và  
đường kết ni gia chúng to nên chip xlý schuyên dng. Do vy khi mt  
ngun nuôi các RAM cu hình mt thông tin và khi có đin li phi có chu trình  
np li cu hình cho các RAM này. Để khc phc nhược đim này mt số  
FPGA sdng FLASH để thay thế RAM tĩnh, mt sFPGA khác li dùng  
công nghantifuse như dùng PROM np mt ln để cha cu hình.  
Các chip FPGA thường dùng nht là ca hãng Xilinx (XC3000,  
XC4000xx, Spartan, Virtex) và ca hãng Altera (FLEX, APEX). Các hãng khác  
như Lattice, Actel, Quick Logic cũng cung cp các FPGA nhưng là các loi nhỏ  
và chiếm thphn không đáng k.  
Mt hn chế ca FPGA là sdng các công cvà các phương pháp thiết  
kế như ca công nghASIC bao gm các ngôn ngHDL là loi không thích  
hp cho lp trình xlý thut toán. Do vy khi phi thc hin các thut toán xử  
lý phc tp người lp trình phi vt vchuyn đổi sang ngôn ngHDL và cng  
hoá thut toán vào các khi logic.  
13  
Các chip được to ra theo công nghFPGA thường không sdng mt  
cách có hiu qucác tài nguyên sn có ca chip trng FPGA. Mt khác FPGA  
còn tim n nhân tnhiu lon (chaotic element) trong quá trình kết ni  
(routing). Thng kê cho thy mt na scng logic trong chip trng FPGA  
thông thường không được sdng đến do hn chế ca khnăng kết ni hoc  
thut toán kết ni.  
Các chương trình thiết kế tự động cho các chip FPGA thường rt đắt tuỳ  
thuc vào chc năng và slượng thư vin chương trình mu IP. Giá có thtừ  
vài ngàn US$ đến hàng triu US$. Các hãng ni tiếng cung cp các phn mm  
thiết kế cho công nghFPGA là Mentor Graphics, Cadence và Synopsis.  
Tuy nhiên các hãng cung cp chip trng FPGA hàng đầu trên thế gii là  
Xilinx và Altera có chiến lược cung cp phn mm thiết kế min phí cho các  
hFPGA loi va và nh.  
Xilinx cung cp phn mm min phí ISE WebPack là mt Version cơ  
bn ca chương trình thiết kế ISE5.  
Altera cung cp phn mm thiết kế min phí Quartus II Web Edition là  
phiên bn ti thiu ca chương trình thiết kế QuartusII.  
Công nghFPGA là mt công nghmnh cho thiết kế các chip có chc  
năng xlý logic cho các mch svà truyn thông s. Các chip FPGA trng  
thường có giá thành đắt t30-70US$/chip. Vi đơn đặt hàng ln >10.000 chip  
thì giá thành có rhơn nhưng vn không dưới 10US$/chip.  
Vi đặc tính chuyên dng cho xlý logic và vi giá thành còn cao, công  
nghFPGA không phi là mt công nghti ưu cho các ng dng đo lường và  
điu khin Vit nam. Trên thế gii trong lĩnh vc đo lường và điu khin  
công nghFPGA được ng dng trong các module I/O, các module thu thp dữ  
liu (Data Acquisition) cho PC có bus ISA, PCI hoc PC/104, PC104+. Lúc này  
FPGA được thiết kế như phn phi ghép các chip xlý tín hiu tương tADC,  
DAC... vi CPU ca máy tính.  
III. Công nghCSoC (Configurable System on Chip) tái cu hình hthng  
trong mt chip  
Khác vi công nghASIC và FPGA chcho phép to ra các IC riêng l,  
IC sngoi vi thì công nghCSoC là công nghcho phép to nên cmt hệ  
thng trong mt chip bao gm CPU, ROM, RAM các ngoi vi thi gian thc  
(như ADC, DAC, Counter, Timer, Digital I/O, cng truyn thông...) và cho  
phép thay đổi cu trúc phn cng ca chip trong quá trình hot động.  
Như vy công nghCSoC cho ta mt độ linh hot ln trong vic phát  
trin thiết kế và chế to chip thông minh chuyên dng va khít vi yêu cu ng  
dng ca sn phm.Ctài nguyên phn cng và phn mm ca chip đều có thể  
ddàng thay đổi trong qúa trình hot động hin ti và phát trin mrng chc  
năng sn phm trong tương lai.. Công nghCSoC slà mt bước tiến hoá ca  
công nghthông tin, thoát khi các ràng buc ca hmáy tính cng (Rigid  
Computing Machine) sang thế hmáy tính tthích nghi (Adaptive Computing  
Machine).  
Hin ti có khong 30 hãng trên thế gii có phát trin và chào bán công  
14  
nghCSoC ca mình. Mt sCSoC chính được lit kê như sau:  
Hãng Altera kết hp lõi CPU cng ARM và lõi CPU mm vi mt số  
FPGA ca mình to nên các chip Processor + FPGA (Cyclone,  
Strafix) cho phép thiết kế các chip stc độ cao có processor và phn  
xlý logic thay đổi được.  
Hãng Atmel tích hp lõi CPU AVR vi FPGA ht bé ca mình to  
nên chip CSoC.  
Hãng Cypress Micro System có công nghPSoC (Programmable  
System on Chip) có lõi CPU M8, RAM, FLASH và các Block tương  
tvà scho phép to ra các chip hthng xlý hn hp (mixed  
signal) vi khnăng xlý thut toán mnh.  
Hãng Equator có chip CSoC đặc thù cho xlý âm thanh (Media  
Processing).  
Hãng Motorola có chip CSoC cho xlý tín hiu truyn thông không  
dây (Wireless chipset).  
Hãng QuickLogic tích hp lõi CPU MIPS vi FPGA cho to dng các  
hxlý logic nhanh.  
Hãng Tricend tích hp CPU 32 bit ARM vi FPGA cho thiết kế các  
hthng xlý logic tc độ cao.  
Hãng Xilinx tích hp lõi CPU 8051 hoc MIPS Power PC vi mt số  
FPGA to nên thp Processor + FPGA (Vertex II Pro) cho phép to  
ra các IC scó processor tc độ cao.  
Công nghCSoC thc slà mt công nghệ ưu vit hơn công nghASIC  
và FPGA trong lĩnh vc đo lường và điu khin vì nó tích hp Processor và bộ  
nhRAM, FLASH, cho phép ta lp trình các thut xlý phc tp mt cách dễ  
dàng bng ngôn ngC hoc ASSEMBLER. So vi các vi điu khin thông  
dng như 8051, motorola 68HC908, Microchip PIC16#73 có cu trúc CPU và  
ngoi vi cố định (fixed digital and analog penpherals) thì các chip CSoC có khả  
năng mm do thích ng vi đa dng ng dng và nht là khnăng tái cu hình  
(reconfigurable) to thành nhiu loi chip có chc năng khác nhau trên mt chip  
nhng thi đim khác nhau trong mt ng dng. Ví dvi chip PSoC ca  
hãng Cypress Micro System, ta có ththiết kế cho nó thành mt chip điu khin  
máy bán hàng tự động ban ngày và đến 12 giờ đêm chip PSoC sttái cu  
hình thành mt modem và gi các dliu (shàng tn trong máy, stin thu  
được...) ca máy bán hàng vtrung tâm.  
Công nghto chip thông minh cho đo lường và điu khin trên cơ sở  
CSoC có tính hiu qukinh tế, nht là đối vi các chip PSoC ca Cypress  
Micro System vì có khnăng xlý hn hp dliu tương tvà s. Nó cho ta  
khnăng phát trin các sn phm mi nhanh, ddàng mrng và phát trin các  
chc năng mi sau này. Công nghnày cho nhiu gii pháp la chn và htrợ  
cho đa dng ng dng từ đo lường, xlý, điu khin, truyn thông, kết ni  
mng trên cùng mt chip vi giá thành thp. Hthng phn mm htrthiết kế  
chip PSoC Designer ca Cypress Micro System có đầy đủ các chc năng thiết  
kế, xp xếp các khi chc năng, mô phng, lp trình C, tìm li và np chip hin  
đại, có các module ng dng (user module) phong phú giúp ta không phi lp  
15  
trình trên ngôn ngHDL va khó bao quát, va không hiu qu.  
Ngoài ra giá thành ca các chip PSoC trng t2-5US$/chip rhơn  
nhiu ln so vi các chip FPGA. Đây là mt cơ hi cho các doanh nghip và  
các nhóm say sưa sáng to có thể đạt đến thành công ln vi các sn phm độc  
đáo có các chip thông minh cha các ý tưởng sáng to, bí quyết ca riêng mình.  
Trong nước:  
Đã có nhiu cơ snghiên cu phát trin trin khai các hướng nghiên cu  
như sau:  
Nhng nghiên cu ban đầu vcông nghASIC đã được Vin khoa hc  
tính toán và điu khin tiến hành nhng năm 80 vi shp tác vi các  
nhóm Vit kiu ở Đức và Pháp đánh du bước khi đầu cho các nghiên  
cu vthiết kế chip ASIC. Các nghiên cu này đã không mang li nhiu  
kết qudo điu kin cơ svt cht và thông tin trao đổi không thun li  
thi gian đó.  
Công nghFPGA được Vin Vi đin tthuc Vin Công nghquc gia  
là mt trong nhng đơn vị đầu tiên ti nước ta tiến hành nghiên cu từ  
năm 1998. Vi công nghFPGA ca hãng Altera Vin Vi đin tử đã áp  
dng để thiết kế mch Read out cho các thước đo vtrí ca các máy  
CNC và nhiu ng dng xlý skhác.  
Vin kthut quân sPhòng không không quân trin khai các nghiên  
cu thiết kế to chip cho xlý stín hiu rađa, lc scho xlý tín hiu  
tên la sdng các FPGA ca Altera.  
Công ty liên doanh AMEC ca Tng Công ty Đin ttin hc có các  
nghiên cu áp dng công nghFPGA ca Xilinx cho thiết kế mt schip  
xlý scho thiết by tế.  
Mt scơ snghiên cu và đào to khác như Hc Vin công nghBưu  
chính vin thông, Hc vin Kthut quân s, Vin đin ttin hc và Tự  
động hoá VIETLINA cũng đang khi động các nghiên cu áp dng công  
nghFPGA.  
Công ty Viettronic Tân Bình đang lp dán xây dng 2 trung tâm thiết  
kế chip trên công nghFPGA và các phn mm thiết kế ca Mentor  
Graphics và Cadence.  
Vin Công nghThông tin cũng có nhng bước đi ban đầu cho vic  
nghiên cu phát trin các module PC/104 trên công nghFPGA ca hãng  
Altera tnăm 2002.  
Các đơn vnêu trên mi tp trung nghiên cu to các chip schưa có  
processor và chưa xđược các tín hiu tương t, do vy còn nhiu hn chế  
cho các ng dng đo lường và điu khin thường phi đòi hi xlý thut toán  
phc tp và xlý hn hp tín hiu tương tvà s. Nhn biết được hn chế này  
từ đầu năm 2002 Vin công nghthông tin đã tiếp cn đến công nghPSoC ca  
hãng Cypress Micro System để thiết kế ra chip chuyên dng cho đầu đo mc  
nước và thiết bị đo nhit độ độ ẩm và đim sương.  
16  
2.2. La chn đối tượng nghiên cu  
Xut phát tnhu cu thc tế đề tài đã tiến hành các nghiên cu phát  
trin các chip thông minh cho các đối tượng sau:  
a) Chip điu khin máy lnh và chip cho bộ điu khin xa hng ngoi máy:  
Hin nay nhiu cơ ssn xut các thiết bgia dng (điu hoà, máy git,  
tlnh, ni cơm đin...) đang phi nhp khu các bộ điu khin vlp ráp cho  
các sn phm ca mình. Nhu cu tăng tlni địa hoá các sn phm gia dng  
công nghcao này đang là vn đề bc xúc ca các doanh nghip sn xut do  
sc ép cnh tranh ca tiến trình hi nhp AFFA, WTO. Chính vì vy vic  
nghiên cu thiết kế các chip thông minh mang thương hiu Vit nam cho các  
dây chuyn sn xut thiết bgia dng trong nước là mt la chn đúng và nó  
đáp ng nhu cu thc tin và tăng được sc cnh tranh cho các sn phm ca  
Vit nam. Slượng các chip cn cho các bo điu khin máy lnh và các thiết  
bgia dng ngày càng tăng do đời sng nhân dân ngày càng được ci thin,  
nhu cu sdng các thiết bgia dng hin đại ngày càng cao.  
Vic nghiên cu to chip cho máy lnh Vit nam là tin đề cho vic  
nghiên cu phát trin các chip thông minh cho các sn phm gia dung cao cp  
khác cn có tlni địa hoá cao như máy git, tlnh, lò vi sóng, ni cơm  
đin..v..v.  
trong nước chưa có cơ snào tiến hành nghiên cu các bo điu khin  
cho máy lnh để tăng tlni địa hoá. Các bo điu khin nhp ngoi có giá  
thành cao và thường sdng các chip vi điu khin có cu trúc cng (fixed  
micro controller). gii pháp ca đề tài sdng công nghPSoC có khả  
năng tái cu hình phong phú vi nhiu ngoi vi mnh cho phép vic tăng độ  
thông minh ca thiết blnh mt cách ddàng.  
b) Chip thông minh cho đọc và nhn dng thRFID (Radio Frequency  
Identification)  
ThRFID đang được sdng rng rãi nhiu lĩnh vc trong đời sng  
như sau:  
- Các hthng kim soát xâm thc (access control) như kim soát  
người ra vào cơ quan, bo vvic sdng trái phép máy tính,  
chương trình máy tính,..  
- Các hthng chm công dùng thkhông tiếp xúc,  
- Các hthng tự động dùng thRFID (đóng mcng, xut nhp vt  
tư, ..v..v..)  
ThRFID ngày càng thay thế thtvà mã vch. Thtdbxước  
trong quá trình sdng còn thtiếp cn RFID có tui thrt cao do được chế  
to đúc trong thnha và không dùng pin. Thhot động được bng vic ly  
năng lượng ttrường được phát ra tcác đầu đọc. Các hthng tự động dùng  
thtiếp cn nêu trên hin đang được nhp vào Vit nam vi giá thành đắt và  
vi phn mm qun lý ca nước ngoài không phù hp vi Vit nam. Vic  
thay đổi chương trình thường gp khó khăn vì các hãng sn xut không cung  
17  
cp các thtc giao din vi các thiết bị đọc th.  
Xut phát tthtrường tim năng đang phát trin này đề tài phát trin  
các chip thông minh cho vic đọc và nhn dng các thtiếp cn RFID làm cơ  
scho vic phát trin các hthng tự động sdng thmang thương hiu  
Vit nam.  
c) Trên cơ scác chip được thiết kế và chế to đề tài sáp dng các chip  
này để phát trin các sn phm mi như sau:  
Máy lnh 12000 BTU 2 cc sdng bo điu khin máy lnh và bộ  
điu khin txa hng ngoi cho máy lnh được thiết kế tcác chip ca  
đề tài.  
Module thu thp dliu đa năng PC/104 có khnăng tái cu hình  
Hthng tự động đóng mca và qun lý nhân sra vào cơ quan sử  
dng thRFID bao gm:  
+ Hai đầu đọc thtiếp cn (1 vào và 1 ra)  
+ Mt bộ điu khin qun lý hai đầu đọc, điu khin đóng mcng  
và kết ni PC  
+ Chương trình kim soát và qun lý nhân sra vào cơ quan chy  
trên PC.  
d) Nghiªn cøu kÕt hîp c«ng nghÖ FPGA víi c«ng nghÖ PSoC cho thiÕt kÕ  
c¸c Module ®o vµ ®iÒu khiÓn theo chuÈn PC/104  
Công nghFPGA đã được mt sVin nghiên cu áp dng. Tuy nhiên  
do đặc thù FPGA chcho phép to ra các IC snên các cơ snày buc phi  
dùng thêm các IC tương tri cho các ng dng đo và điu khin. Các IC  
tương tri có chc năng cố định và có nhiu hn chế trong quá trình thay  
đổi, hiu chnh thiết kế. Vic kết hp FPGA vi PSoC cho ta khnăng to ra  
các module đặc chng mnh, mm do, xlý hn hp tín hiu analog, digital  
và ddàng phi ghép vi máy vi tính PC.  
Đối tượng nghiên cu cho vn đề này nhm to ra mt card thu thp và  
xlý sliu theo chun PC/104 có khnăng đặt cu hình phong phú. Hin ti  
các module PC/104 được sn xut vi các chc năng cố định như Card digital  
I/O, Timer-Counter, Analog Inputs, Analog Outputs hoc phi hp thành card  
thu thp dliu DAC (Data Acquisition System).  
Do phi hp thế mnh ca 2 công nghFPGA và PSoC card thu thp  
dliu PC/104 ca đề tài cho phép người sdng định nghĩa các ngoi vi  
ADC, DAC, DI, DO, Timer, Counter theo tuthích ca mình. Điu này dn  
đến người sdng chcn mua mt loi card có khnăng thay thế cho nhiu  
loi card PC/104 ca các hãng khác nhau.  
Các sn phm này đều mang thương hiu Vit Nam và được kim  
chun và áp dng thnghim hin trường.  
18  
2.3. Nhng ni dung đã thc hin  
2.3.1. Nghiên cu lý thuyết và công bcác kết qukhoa hc và công nghệ  
Đề tài KC.03.20 là đề tài to ra các chip và các sn phm đo điu khin  
mi mang thương hiu Vit Nam. Tuy nhiên mi mt thiết bị đều có nguyên  
lý hot động, nn tng lý lun và công nghchế to ca nó. Đặc bit các  
phương pháp xlý, phn mm nhúng to nên độ thông minh ca sn phm.  
Đề tài đã tiến hành các nghiên cu cơ bn và phát trin chip làm cơ scho  
thiết kế và chế to các sn phm. Các kết qunghiên cu lý lun này đã được  
tho lun nhiu seminar và công bố ở các tp chí, hi nghkhoa hc. Tng  
scó 9 công trình đã công bố được lit kê trong danh sách kèm theo.  
Danh mc các công trình khoa hc đăng trong các hi nghkhoa hc  
trong và ngoài nước 2003-2004  
Trong  
tuyn  
tp  
Số  
trang  
STT  
Tên bài báo  
Tác giả  
PGS.TSKH. Phm Thượng Cát  
KS. Phan Minh Tân  
KS. Chu Ngc Liêm  
KS. Nguyn Xuân Hoàng  
KS. Mai ThPhương Tho  
Nguyn Đức Thng  
Nghiên cu phát  
trin bo mch điu  
khin máy điu hòa  
nhit độ sdng  
công nghPSoC  
1
6
VICA6  
VICA6  
Nghiên cu và phát PGS.TSKH. Phm Thượng Cát  
trin bộ điu khin KS. Phan Minh Tân  
2
txa hng ngoi  
KS. Chu Ngc Liêm  
6
cho các thiết bgia KS. Mai ThPhương Tho  
dng  
Nguyn Đức Thng  
Công nghchế to  
chip chuyên dng  
PSoC và khnăng  
ng dng  
Thiết kế và chế to PGS.TSKH Phm Thượng Cát  
hthng kim soát KS. Phan Minh Tân  
PGS.TSKH. Phm Thượng Cát  
KS. Phan Minh Tân  
3
4
5
6
VICA6  
VICA6  
xâm thc sdng  
thtiếp cn  
KS.Bùi ThThanh Quyên  
ThS. Trn Vit Phong  
Bộ đo và truyn tín  
hiu nhit độ PT100  
transductor sdng  
công nghto chip  
PSoC  
PGS.TSKH. Phm Thượng Cát  
KS. Chu Ngc Liêm  
5
6
VICA6  
19  
Tp chí  
tin hc  
điu  
khin  
Hthng nhúng và  
thi đại hu PC  
6
PGS.TSKH. Phm Thượng Cát  
10  
hc số  
1/2005  
Hi nghị  
cơ đin  
ttoàn  
quc ln  
th2  
Hi nghị  
cơ đin  
ttoàn  
quc ln  
th2  
Hi nghị  
cơ đin  
ttoàn  
quc ln  
th2  
Nghiên cu thiết kế  
thiết bị điu khin  
txa hng ngoi  
(IRDA) cho các hệ  
cơ đin tử  
Nghiên cu phát  
trin chip chuyên  
dng trên công nghKS. Chu Ngc Liêm  
PSoC cho hthng KS. Nguyn Xuân Hoàng  
điu khin máy lnh KS. Mai ThPhương Tho  
PGS.TSKH. Phm Thượng Cát  
KS. Phan Minh Tân  
KS. Chu Ngc Liêm  
7
8
9
5
8
7
KS. Mai ThPhương Tho  
PGS.TSKH. Phm Thượng Cát  
KS. Phan Minh Tân  
Công nghPSoC và PGS.TSKH. Phm Thượng Cát  
chế to đọc thtiếp KS. Phan Minh Tân  
cn  
KS. Vũ SThng  
2.3.2. Nghiên cu thiết kế và chế to các sn phm mi  
2.3.2.1. Nghiên cu thiết kế và chế to hthng điu khin máy lnh  
a. Chip DKML-1  
Chip DKML-1 được thiết kế trên nn chip trng CY8C27443 ca công  
nghPSoC. Chip là thành phn điu khin chính cphn cng và mm ca bo  
điu khin máy lnh.  
20  
Các thông shthng ca Chip DKML-1 :  
+ Áp sdng: 5V  
+ Dao động trong.  
+ Tn sdng hCPU 12 MHz.  
+ Tn số đồng hhthng SysClk 24 Mhz  
+ Tn sngt Sleep_Timer 1 Hz  
+ Có sdng WatchDog  
- WatchDog được dùng đề phòng trường hơp hthng brơi vào trng  
thái treo máy do bt kì lí do gì. Máy sẽ được khi động li. Sleep_Timer được  
dùng để phc vWatchDog.  
21  
Các khi chc năng ca Chip DKML-1:  
+ ADC dùng kim soát nhit độ phòng và kim soát nhit độ mt giàn  
lnh.  
+ Bphân kênh dùng cho mc đích mt ADC kim soát nhiu đim đo  
khác nhau.  
+ Khuyếch đại đệm dùng n định đầu vào cho ADC. Khuyếch đại 1:1.  
+ Timer_1 và các ngt GPIO dùng cho các đầu vào điu khin nút bm  
điu khin hng ngoi.  
+ Timer_2 dùng cho mc đích Real Time Clock. To ra bộ đếm xung  
đồng hda trên ngun xung đồng hhthng.  
Đây là các khi chc năng được xlí bng phn cng, ngoài ra các module  
còn li dùng để điu khin các đầu ra ca hnhư:  
+ Module hin th, trc tiếp điu khin các led chthqua các Port ca  
chip.  
22  
+ Module Buzzer, trc tiếp điu khin loa tín hiu bng tn sâm thích  
hp qua Port ca chip, có htrca mch đệm công sut.  
+ Module Qut gió và máy nén, điu khin các relay dóng ct động cơ  
qut gió và động cơ nén giàn nóng.  
+ Module Louver điu khin động cơ bước dùng cho cánh đảo gió. Áp  
dng theo phương pháp điu khin Half Stepping là phương pháp cho độ mn  
bước và độ ổn định cao.  
* Dưới đây là sơ đồ chân vào ra ca chip DKML-1  
Chip DKML-1 được thiết kế trên  
nn chip trng CY8C27443 ca công nghPSoC  
* Mô tchi tiết các chân ca chip DKML-1  
23  
24  
b. Bo điu khin máy lnh 2 cc 12000 BTU và 18000 BTU  
Tchip DKML-1 đề tài đã thiết kế và chế to bo điu khin cho máy  
lnh 2 cc 9-12000 và 18000 BTU. Sơ đồ nguyên lý ca bo điu khin máy  
lnh (hình trên) bao gm các khi sau:  
+ Khi ngun cp.  
+ Khi giao tiếp hng ngoi, nút bm, khi đo nhit độ (hai kênh) và  
khi chth. Tt cả đều giao tiếp trc tiếp vi Chip DKML-1.  
+ Khi đầu ra điu khin máy nén, qut gió, đảo cánh gió và loa tín  
hiu thì có tng đệm công sut trong giao tiếp vi Chip DKML-1.  
25  
Sơ đồ mch ca bo điu khin được mô ttrong hình sau:  
26  
c. Phn mm  
Phn mm nhúng trong máy điu hoà nhit độ gii quyết các nhim vụ  
chính sau:  
+ Giao tiếp vi các đầu vào, nhn lnh và xlí các lnh đó.  
+ Đo các thông snhit độ hin ti và so sánh vi các thông số đặt  
trước để đưa ra quyết định điu khin.  
+ Đo đếm đồng hthi gian thc dùng cho các lnh và quyết định điu  
khin theo thi gian.  
+ Các thut điu khin theo các chế độ đặt trước ca người dùng.  
Bn vn để chính trên chính là ct lõi ca phn mm điu khin ngoài  
ra còn có các module giao tiếp đầu vào và đầu ra, phc vcho các đầu thu  
thp sliu vào và các đầu điu khin ra. Các đầu vào và ra sẽ được slí theo  
các nguyên lí đo và điu khin.  
Trong cbn vn đề ct lõi cn gii quyết ca phn mm điu khin thì  
ta thy tt ccác module đó đều có thcan thip vào trng thái hot động ca  
máy. Chính vì vy vn đề được đặt ra là tt ccác module đó phi can thip  
được vào vn đề điu khin các đầu ra ca hthng, nhưng không được chng  
chéo làm vô hiu hoá nhau cũng như không làm ri lon điu khin. Bên cnh  
đó để đảm bo skp thi trong vn để điu khin, phi được phân chia các  
quá trình cũng như xen kẽ để thc hin mt cách kp thi các quá trình đó.  
Vi vn đề đặt ra như vy, ý tưởng được xây dng là các trng thái hot  
động, điu khin được xây dng qua hthng các thanh ghi xác lp trng thái  
hot động. Cùng mt lot các thanh ghi htrdùng trong các trường hp lưu  
gitm thi trong các trng thái điu khin.  
Ngoài ra còn có các thanh ghi phtrdùng để backup trng thái ca  
mt strng thái điu khin khác nhau trong các lnh tm thi. và nhiu các  
biến trng thái khác được sdng kết hp cho xlí các gii thut ca chương  
trình.  
Các thanh ghi này sxác lp trng thái hot động ca máy để xác lp  
các đầu ra thông qua các module điu khin đầu ra. Các lnh đầu vào cũng  
can thip trc tiếp lên các thanh ghi này, và các module thc hin các gii  
thut điu khin cũng tác động lên nó.  
Phương pháp đo nhit độ  
Trên board điu khin có hai kênh nhit độ, mt kênh xác định nhit độ  
phòng, kênh còn li xác định nhit độ mt giàn lnh đề phòng hthng phân  
phi nhit trc trc, gây đóng băng trên bmt máy. Nhit độ được đo qua hai  
cm biến nhit đin tr. Nên khi xác định được giá trị đin trca nhit đin  
trthì ta cũng xác định được nhit độ bao quanh nhit đin trở đó. Mt ADC  
được dùng phi hp vi mt bphân kênh sgiúp gii quyết vn đề này.  
Nguyên lí: Hai cng P0.3 và P 0.5 là hai chân cp áp tham chiếu, khi  
đặt lên hai nhánh ca mch mt hiu đin thế thì scó mt dòng chy qua và  
27  
to áp rơi trên thermistor. Vi đin trtham chiếu có giá trbiết trước, ta xác  
định được dòng chy qua nhánh mch, đồng thi ta có được áp rơi trên các  
thermistor đo được trên port P 0.1 và P0.7 thì tương ng sxác đinh được  
đin trhin thi ca thermistor. Như vy hoàn toàn xác định được nhit độ  
ti các đim đo ca các thermistor.  
Sơ đồ nguyên lí:  
Thermistor dùng loi 10k chun ti 250C  
Thông qua bphân kênh ta sln lượt đo được các giá trV0, V1, V2,  
V3 có:  
V1 V2  
=
Rthermistor1 RRe f 1  
V0 V1  
V3 V2  
=
Rthermistor2 RRe f 2  
V0 V3  
Qua công thc này cho thy, độ chính xác và n định ca đin trtham  
chiếu rt nh hưởng ti kết quca thermistor đo được.  
Sau khi có được Rthermistor ta stính được nhit độ ca đim đo da trên  
đặc tính ca sensor.  
Loi thermistor được dùng dây là loi NTC Thermistor EC95, độ  
0
nhy là -4%/0C, độ chính xác có thể đạt được là ±0.1 C, gii đo là -800C →  
+1500C. Để tính toán được nhit độ cn thiết có thsdng hai phương pháp  
tra bng hoc tính toán theo công thc SteinHart Hart.  
Vi phương pháp tra bng thì stn bnhhơn tuy nhiên tc độ cho ra  
kết qunhanh hơn. Vi phương pháp SteinHart Hart thì tiết kim bnhhơn  
tuy nhiên tính toán phc tp hơn, chm hơn.  
Da trên yêu cu thì phương pháp tinh toán SteinHart Hart được la  
chn ở đây. Và được tính toán như sau:  
3
1
2 ⎛  
Rt  
Rt  
= a + b ln Rt  
+ c  
+ d  
⎠ ⎝  
ln  
ln  
⎟ ⎜  
T
R25  
R25  
R25  
28  
Trong đó T là nhit độ thc tế cn tính toán. Rt là đin trở đã đo và tính  
được, R25 đin trchính xác.  
Các hsa, b, c, d được tra theo bng sau:  
Rt/R25  
a
b
c
d
68.600 to3.274  
3.274 to 0.36036  
3.3538646E-3 2.5654090E-4 1.9243889E-6 1.0969244E-7  
3.3540154E-3 2.5627725E-4 1.9621987E-6 7.3003206E-8  
0.36036 to 0.06831 3.3539264E-3 2.5609446E-4 2.0829210E-6 4.6045930E-8  
0.06831 to 0.01872 3.3368620E-3 2.4057263E-4 -2.6687093E-6 -4.0719355E-7  
Áp dng công thc trên và bhsố đã cho thì kết quthu được sẽ  
chính là nhit độ cn đo.  
Hi thai vi Bộ điu khin xa hng ngai  
Cnút bm và phn nhn lnh tbộ điu khin xa hng ngai đều có  
trng thái thường cao. Vì vy chai đều có thsdng ngt GPIO dng  
falling edge để nhn dng.Vi nút bm thì khi có ngt falling edge ca đầu  
vào nút bm thì nó sxlí lnh Botton_Power. Can thip thanh ghi lnh dng  
cbáo Botton_Power. Cũng như vy, đầu thu hng ngoi cũng được giao din  
qua ngt GPI. Tuy nhiên, ngt GPIO mi là bt đầu ca quá trinh nhn dng  
lnh tremote control.  
Nguyên lí ca lnh từ điu khin txa:  
Nguyên lí trên có đặc đim là: Nếu ta sdng mt bộ đếm để đếm được  
khong hthp ca các bit và qui đổi theo thi gian thì có thxác định được  
bit start, bit 0, bit 1,… hơn na sbit sliu schủ động được chkhông gii  
hn 8 bit. Phthuc theo gii hn ca tp lnh điu khin. Do yêu cu ca  
tp lnh điu khin trong ng dng này, độ dài lnh là 8 bit được la chn, 8  
bit đủ đáp ng cho độ ca tp lnh.  
Tuy nhiên nếu slí trc tiếp lnh trong ngt slàm cho ngt quá dài và  
có thlàm chương trình trnên không n định. Chính vì vy có thdng cờ  
báo lnh để chương trình slí ngoài vòng ngt. Nhưng nếu hết mt vòng quét  
chương trinh mi xlí clnh thì li quá lâu, có thlà các lnh chưa kp xlí  
29  
đã blnh khác chèn vào. Để khc phc, module kim tra clnh và xlí lnh  
sẽ được cài vào ri rac trong các quá trình khác để xđan xen trong chương  
trình. Tăng tính kp thi ca vn đề xlí lnh lên bng cách tăng sln kim  
soát trong mt chu kì quét ca chương trình.  
Trong quá trinh xlí ngt cho Infrared tt ccác ngt khác: GPIO Int,  
Real Time Int, Sleep Timer Int sbkhoá và chỉ được mli khi đã thc hin  
xong ngt này để tránh tranh chp ngt gây sai lch sliu thu được. Giá trị  
mã lnh thu được sẽ được xlí trong module ngoài ngt remote_control() để  
tránh làm ngt quá dài.  
Đồng hthi gian thc và watchdog.  
Đồng hthi gian thc dùng đếm thi gian hthng. Nguyên lí thc  
hin là dùng mt counter đếm và dùng ngt counter để tăng giá trthi gian  
sau mi ln ngt. Giá trthi gian đếm được sẽ được xlí trong các module  
chính gii quyết vgii thut xlí thi gian.  
Ngt Sleep Timer có tính cht chu kì tương tkhi chn nó tn s1  
Hz, tuy nhiên không thsdng ngt này cho đồng hthi gian thc vi độ  
chính xác cao, vì ngt này có mc độ ưu tiên thp nht, dblàm sai lch bi  
các ngt khác. Tuy nhiên đây là ngt cn thiết dùng cho WatchDog.  
WatchDog stự động reset hthng khi vì mt lí do nào đó mà hbtreo  
(chương trinh li, nhiu lon…). Khi hthng btime_out khong 3 chu kì  
sleep timer mà không Clear WatchDog thì hthng sauto reset. Đây là mt  
tính cht cn có để hthng có thchy n định mà tránh phin phc nht cho  
người sdng.  
CÁC MODULE ĐIU KHIN  
Đèn chth, qut gió và máy nén  
Các đèn chthcó công sut nhnên được điu khin trc tiếp mà  
không cn sdng ti tng đệm công sut. Tuy nhiên, đèn được treo mc  
thường cao cho nên để bt đèn ta cn đưa chân điu khin vmc thp. Điu  
khin theo mc logíc ngược. Ưu đim ca phương thiết kế mch điu khin  
thường cao là gim ti cho các chân điu khin ca µC. Đầu ra chtiêu công  
sut khi chân điu khin hxung mc thp, chính vì vy gim ti cho µC,  
nếu trong trường hp công sut tiêu hao khi mc điu khin cao thì có thể  
xy ra trường hp mc áp duy trì không đủ, non áp khi đầu ra cn mt công  
sut tương đối. Tuy nhiên, điêu đó chcó ý nghĩa khi cn giao tiêp ngoài vi  
mc logic cn n định, và vi các µC có công sut ti trên các chân không  
được tt. Đối vi PSoC cũng như trong trường hp điu khin LED chthị  
thì điu này không có nhiu ý nghĩa vì công sut ti ca PSoC rt tt cũng  
như mc logic đối vi LED là không quan trng.  
Các đầu ra điu khin relay đóng ct động cơ qut gió và động cơ nén  
đòi hi công sut điu khin ln hơn, chính vì vy cn có tng đệm công  
sut.  
30  

Tải về để xem bản đầy đủ

pdf 105 trang yennguyen 10/05/2024 80
Bạn đang xem 30 trang mẫu của tài liệu "Báo cáo Nghiên cứu ứng dụng và phát triển công nghệ tự động thiết kế để chế tạo các chip thông minh cho đo lường và điều khiển", để tải tài liệu gốc về máy hãy click vào nút Download ở trên.

File đính kèm:

  • pdfbao_cao_nghien_cuu_ung_dung_va_phat_trien_cong_nghe_tu_dong.pdf